吳經理
目錄:北京海富達科技有限公司>>儀器儀表>>實驗箱>> VV511-C9JH組成原理實驗箱報價
產地 | 國產 | 分類 | 其他 |
---|
組成原理實驗箱報價組成原理實驗箱報價型號:VV511-C9JH庫號:M65682
設備名稱:組成原理實驗箱1.結構要求1.1由鋁木合金箱體、穩(wěn)壓電源、系統(tǒng)控制部件、開放式實驗電路區(qū)等組成。
1.2實驗用信號線的連接采用彩色排線1.3基礎實驗基于中小規(guī)模集成電路,綜合性實驗基于在系統(tǒng)可編程器件,資源向學生開放,可以完成“計算機組成原理"、“計算機結構與邏輯設計"、“在系統(tǒng)編程"、“VHDL設計"、“電子系統(tǒng)綜合設計"等課程的實驗,并可以進行“集成電路設計"的驗證實驗。
1.4實驗箱要求適用于院校計算機專-業(yè)和其它相關專-業(yè)相關課程的實驗和CX設計。
2.技術性能要求
2.1硬件主系統(tǒng)采用性能不低于單片機89S52和CPLD器件設計。使系統(tǒng)的硬件控制電路準確。
2.2提供不少于手動、自-動和聯(lián)機三種工作方式,以滿足不同層次實驗的需要。
2.3具有完-善的系統(tǒng)自檢測電路和系統(tǒng)保護電路設計。
2.4系統(tǒng)自備測量用雙通道邏輯示波器,方便實驗過程中時序信號的測量。
2.5系統(tǒng)和電腦采用USB通信方式。
2.6實驗系統(tǒng)采用總線結構,擴展方便,實驗時只要少些接線即可。
2.7系統(tǒng)要有Altera公司的FPGA設計模塊,可以實現(xiàn)復雜模型機的設計。
2.8要配備動態(tài)集成調試運行軟件、以圖形化的界面顯示模型機內部數(shù)據(jù)的流向和各種控制信號的狀態(tài)以及時序關系。
3.硬件技術要求
3.1實驗電路工作電源:+5V/2A、±12V/0.5a,每路均帶有短路保護和自動關斷功能,每路帶電源指示。其中+5V電源設計有過壓、過流、欠壓保護功能,待電路中故障排除后,自動恢復供電。
3.2實驗系統(tǒng)的字長采用標準的8位設計。
3.3實驗系統(tǒng)的基本指令有多種通用的指令格式和尋址方式。
3.4主存儲器采用不小于8K字節(jié)的靜態(tài)存儲器設計。
3.5運算器模塊由不少于4片4位的算術邏輯功能發(fā)生器級聯(lián)組成。實現(xiàn)8位、16位運算器實驗。
3.6控制器采用微程序設計方式,控存字長不小于24位,可用容量不小于1024字節(jié)的電可擦寫E2ROM存儲器芯片實現(xiàn)。
3.7實驗系統(tǒng)工作頻率源由時基電路和74LS123可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器組成產生,頻率范圍約為330HZ~580HZ??梢酝瑫r產生不小于四種不同時序的時鐘信號。
3.8實驗系統(tǒng)具有微程序手動輸入并顯示模塊,輸入開關不少于24個。
3.9數(shù)據(jù)輸入開關不少于16個。
3.10控制開關不少于8個,其中微動開關不少于2個,可手動控制整機的運行和切換運行方式等。
3.11要有不少于2位七段數(shù)碼管,可實時顯示程序運行的結果
3.12具有微地址發(fā)生器模塊和微地址顯示模塊、微地址控制模塊。
3.13具有數(shù)據(jù)總線顯示模塊,用于顯示數(shù)據(jù)總線上的動態(tài)數(shù)據(jù)。
3.14具有總線地址顯示模塊,用于顯示地址總線上的動態(tài)地址。
3.15具有雙向通用移位寄存器,以實現(xiàn)邏輯移位功能。
3.16具有C前進位控制邏輯。
3.17具有指令寄存器和地址寄存器。
3.18具有不少于8位3組并行I/O接口電路,實現(xiàn)帶輸入輸出接口的模型機的設計。
3.19具有不少于3路定時/計數(shù)器接口電路。實現(xiàn)帶定時/計數(shù)器功能的模型機的設計。
3.20具有不少于8路中斷源的中斷控制器。實現(xiàn)帶中斷功能的模型機的設計
★3.21具有不小于2K雙端口存儲器
3.22具有不小于8路模擬量到數(shù)字量轉換器和不大于1路數(shù)字量到模擬量轉換器。
★3.23具有不少于192個宏單元、不少于80根輸入輸出線的自-動設計模塊實現(xiàn)具備功能復雜模型機的設計實驗
3.24模塊間實驗線路的連接要求采用不少于4-8芯排線。
★3.25本批設備里另行配置1套自設計CX型計算機結構實驗平臺。組成如下:
1)USB設備開發(fā)與接口模塊:包含USB器件CY7C68013(含8051內核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、方口USB接口;
2)平臺接口控制用CPLD模塊:包含EPM3512AQC208主芯片、備頻器DS1080L、JTAG下載接口等;
3)CPU或IP Core用FPGA模塊:包含器件EP1C12Q240C8、配置芯片EPCS4、JTAG下載接口等;
4)主存模塊4MB SRAM,由8片512K SRAM 62V8400A 組成,1MB Flash放BIOS或TOS,由AM29LA800BT組成。
★3.26 系統(tǒng)自備測量用雙通道示波器,方便實驗過程中時序信號的測量
4.軟件技術指標
4.1實驗系統(tǒng)集成動態(tài)調試運行軟件。
4.2詳盡的實驗指導,能將實驗原理、實驗目的、芯片、查詢等功能集于一體,便于多媒體教學。
4.3具有程序和微程序調試功能,有單步、斷點和連續(xù)等運行方式。
4.4具有程序和微程序讀寫功能。
4.5以彩色流程圖方式全程監(jiān)視程序的運行狀態(tài)和運行結果。
4.6用debug的讀寫存貯菜單,對寄存器進行輸入數(shù)據(jù)和參數(shù)設置以及讀出目標輸出信息。
5.實驗項目要求
至少可以完成以下實驗項目:
不小于16位帶帶進位算術邏輯運算實驗,移位運算器實驗,微控制器實驗,總線控制實驗,硬布線控制器實驗,乘法器設計實驗,進出存儲器實驗,數(shù)據(jù)通路實驗,基本模型機的設計與實現(xiàn),不小于3組8位并行接口實驗,不小于3路定時、計數(shù)器實驗,不小于8路中斷控制器實驗,不小于8路 模擬量到數(shù)字量轉換實驗,不大于1路數(shù)字量到模擬量轉換實驗,雙端口存儲器實驗,帶移位運算的模型機的設計與實現(xiàn),復雜模型機的設計與實現(xiàn),可重構原理計算機組成設計實驗,基于CISC和RISC處理器構成的實驗計算機的設計與實現(xiàn),基于流水技術構成模型計算機的實驗,不小于8位輸入輸出并行接口設計實驗。